

AD9874

特点

- 10 MHz至300 MHz的输入频率
- 7.2 kHz到270 kHz的输出信号带宽
- 8.1分贝 SSB NF
- 为0 dBm IIP3
- AGC免费范围高达-34 dBm的
- 12分贝连续AGC范围
- 16分贝前端衰减器
- 基带I/Q 16位（或24位）串行数字输出
- LO和采样时钟合成器
- 可编程抽取系数，输出格式，
- AGC和合成器的设置
- 370输入阻抗
- 2.7 V至3.6 V电源电压
- 低电流消耗：20毫安
- 48引脚LQFP封装（1.4毫米厚）

应用


- 多模窄带无线产品
- 模拟/数字UHF / VHF FDMA接收机
- TETRA, APCO25, GSM / EDGE
- 便携式和移动无线产品
- 基站应用
- 卫星通信终端



概述

的AD9874是一个通用的IF子系统，数字化处理低电平10兆赫至300兆赫的中频输入与信号带宽从6.8 kHz到270 kHz的。在AD9874的信号链由一个低噪声放大器，混频器，带通Σ-Δ模拟-数字转换器，和一个抽取滤波器与编程梅布尔抽取因子。一个自动增益控制（AGC）电路给出的连续增益调整的AD9874 12分贝。Auxiliary块包括时钟和LO频率合成器。

在AD9874的高动态范围和固有的抗混叠由带通Σ-Δ转换器提供允许AD9874应对阻塞信号向95分贝强比所希望的信号。此属性通常可以降低成本电台通过减少IF滤波要求。此外，它使变化的信道带宽的多模无线电，使中频为最大的信道带宽被指定的过滤器。

SPI端口的程序将AD9874的许多参数，从而使器件能够对任何给定的应用进行优化。可编程参数包括合成器的分频比，AGC衰减和攻击/衰减时间，接收信号的强度电平，抽取系数，输出数据格式的16 dB衰减器，并且所述所选的偏置电流。LNA和混频器的偏置电流可以进一步减少，但存在降低性能为代价对于电池供电的应用。





符合JEDEC标准MS-026BBC